Fundamentos de Arquitectura de Computadores y Microprocesadores 8085 y 8086
Conceptos Fundamentales de Arquitectura del Computador
La Arquitectura del Computador es el conjunto de atributos de un sistema computacional que son visibles al programador y que tienen un impacto directo en la ejecución lógica de un programa. Incluye el diseño conceptual y la estructura operacional fundamental de un sistema de cómputo.
Modelos de Arquitectura
- Arquitectura Von Neumann: Se caracteriza por tener una CPU, memoria y sistemas de entrada/salida (I/O) unidos por un bus único. Es la base de la mayoría de las computadoras personales actuales.
- Arquitectura Harvard: Utiliza memorias separadas para instrucciones y datos, lo que permite un acceso simultáneo. Es común en microcontroladores como Arduino o PIC.
- Arquitectura RISC (Reduced Instruction Set Computer): Basada en instrucciones simples y rápidas (ej. ARM, MIPS).
- Arquitectura CISC (Complex Instruction Set Computer): Utiliza instrucciones complejas y variadas (ej. x86 de Intel/AMD).
Métricas de Rendimiento del Procesador
Para medir la capacidad de procesamiento, se utilizan diversas unidades según el tipo de operación:
- KIPS (Kilo Instructions Per Second): Miles de instrucciones por segundo (1,000 inst/s).
- MIPS (Million Instructions Per Second): Millones de instrucciones por segundo.
- GFLOPS (Giga Floating Point Operations Per Second): Miles de millones de operaciones de punto flotante por segundo.
Ejemplos de rendimiento:
- Un procesador Intel 8086 (1978) ejecutaba aproximadamente 0.33 MIPS.
- Un Core i9 moderno puede superar los 100,000 MIPS.
- Una GPU RTX 4090 alcanza miles de GFLOPS, siendo ideal para Inteligencia Artificial y gráficos de alta fidelidad.
Evolución: Generaciones de las Computadoras
| Generación | Período | Tecnología | Ejemplo |
|---|---|---|---|
| 1ª | 1940–1956 | Tubos de vacío | ENIAC, UNIVAC |
| 2ª | 1956–1963 | Transistores | IBM 7094 |
| 3ª | 1964–1971 | Circuitos integrados (CI) | IBM 360 |
| 4ª | 1971–presente | Microprocesadores (VLSI) | Intel 4004, PCs actuales |
| 5ª | Presente–futuro | IA, procesamiento paralelo, computación cuántica | Deep Learning, IBM Quantum |
Tipos de Memoria: RAM, ROM y EEPROM
RAM – Random Access Memory
Definición: Memoria de acceso aleatorio, de carácter volátil (pierde los datos al interrumpirse la energía). Almacena datos e instrucciones en tiempo de ejecución.
Ejemplo: Un módulo DDR4 de 8GB en una PC.
ROM – Read Only Memory
Definición: Memoria de solo lectura, no volátil. Conserva la información sin necesidad de energía. Tradicionalmente, su contenido no se podía modificar fácilmente.
Ejemplo: El firmware básico en calculadoras.
EEPROM – Electrically Erasable Programmable Read-Only Memory
Definición: Memoria de solo lectura programable y borrable eléctricamente. Es no volátil pero permite la reprogramación mediante impulsos eléctricos.
Ejemplo: El BIOS/UEFI de una placa madre moderna, que permite actualizaciones de firmware.
Diferencias entre Simulador y Emulador
| Característica | Simulador | Emulador |
|---|---|---|
| Definición | Imita el comportamiento lógico de un sistema sin reproducir su hardware. | Replica tanto el hardware como el software del sistema original. |
| Nivel | Software (abstracto). | Hardware + Software (concreto). |
| Precisión | Aproximada / funcional. | Alta fidelidad al sistema original. |
| Velocidad | Generalmente más rápido. | Más lento (mayor carga de procesamiento). |
| Uso principal | Educación, pruebas de algoritmos, desarrollo. | Ejecutar software real de una plataforma en otra distinta. |
| Ejemplo | Proteus, simulador 8086 online. | BlueStacks (Android en PC), MAME (arcade). |
Funcionamiento de Microprocesadores Clásicos
Microprocesador Intel 8086
Pasos del funcionamiento:
- Escritura: Creación del código en lenguaje ensamblador (instrucciones como MOV, ADD, INT).
- Ensamblado: Conversión de instrucciones a código máquina (binario o hexadecimal).
- Carga en memoria virtual: El sistema asigna los segmentos de memoria (CS, DS, SS).
- Ejecución paso a paso: Monitoreo de los cambios en los registros en tiempo real.
- Verificación: Actualización visual de los flags (banderas), el stack (pila) y la memoria.
Microprocesador Intel 8085
Pasos del funcionamiento:
- Escritura: Código en ensamblador específico para 8085 (MVI, MOV, ADD).
- Ensamblado: Generación de código hexadecimal de 8 bits.
- Carga en memoria: Típicamente se inicia desde la dirección 8000h.
- Ejecución: Ciclos de Fetch (búsqueda), Decode (decodificación) y Execute (ejecución).
- Inspección: Actualización de registros (A, B, C, H, L) y flags.
Comparativa: Intel 8085 vs. Intel 8086
| Característica | Intel 8085 | Intel 8086 |
|---|---|---|
| Año de lanzamiento | 1977 | 1978 |
| Bus de datos | 8 bits | 16 bits |
| Bus de direcciones | 16 bits (64 KB) | 20 bits (1 MB) |
| Velocidad de reloj | 3–6 MHz | 5–10 MHz |
| Registros principales | 8 bits (A, B, C, D, E, H, L) | 16 bits (AX, BX, CX, DX) |
| Memoria máxima | 64 KB | 1 MB (mediante segmentación) |
| Segmentación | No posee | CS, DS, SS, ES |
| Unidades internas | Una sola unidad de control | EU (Execution Unit) + BIU (Bus Interface Unit) |
| Instrucciones | Set reducido de 8 bits | Set extendido de 16 bits |
| Multiplicación/División | No implementada en hardware | Instrucciones MUL y DIV en hardware |
| Interrupciones | INTR, RST 5.5, 6.5, 7.5 | NMI, INTR (sistema más flexible) |
| Modo de operación | Modo único | Modo Mínimo y Máximo |
| Legado | Base para el diseño del 8086 | Ancestro directo de la arquitectura x86 moderna |
Mientras que el 8085 es un procesador de 8 bits ideal para el aprendizaje de fundamentos, el 8086 introdujo los 16 bits y la segmentación, sentando las bases de la computación personal moderna.
Diseño de Sistemas de Memoria
Datos del Problema
| Elemento | Valor |
|---|---|
| Banco deseado | 32G × 32 bits |
| Chip disponible | 512M × 16 bits |
Paso 1: Conversión a valores numéricos
- 32G: 2&sup5; × 2³º = 2³&sup5; posiciones.
- 512M: 2&sup9; × 2²º = 2²&sup9; posiciones.
Paso 2: Cálculo de chips necesarios
Expansión de palabra (Filas): Determinamos cuántas veces cabe la capacidad del chip en el banco total.
Se requieren 64 grupos (filas) para cubrir la capacidad de direccionamiento.
Expansión de bus de datos (Columnas): Como el banco es de 32 bits y el chip de 16 bits, necesitamos 32/16 = 2 chips por fila.
Paso 3: Total de chips
Total = Filas × Columnas = 64 × 2 = 128 chips.
Paso 4: Líneas de dirección
| Componente | Cálculo | Bits |
|---|---|---|
| Chip 512M×16 | log²(2²&sup9;) | 29 bits |
| Banco 32G×32 | log²(2³&sup5;) | 35 bits |
| Bits de selección | 35 − 29 | 6 bits (selector de banco) |
Los 6 bits más significativos del bus de direcciones se utilizan para seleccionar cuál de las 64 filas está activa mediante un decodificador 6:64.
Análisis de Registros de Desplazamiento
Tipos de Registros
| Tipo | Nombre Completo | Entrada | Salida |
|---|---|---|---|
| SIPO | Serial In – Parallel Out | 1 bit en serie | N bits en paralelo |
| PISO | Parallel In – Serial Out | N bits en paralelo | 1 bit en serie |
Configuración del Sistema Analizado
- RG1 (SIPO): Recibe datos en serie y los entrega en paralelo.
- RG2 (PISO): Recibe datos en paralelo y los entrega en serie.
- RG3 (SIPO): Recibe datos en serie y los entrega en paralelo.
- Comunicación: Los datos viajan de forma serial entre los registros.
Diseño del Circuito
Explicación del Funcionamiento
- Fase 1 — Carga de RG1 (SIPO): Con el habilitador EN1 activo, los datos ingresan bit a bit por la entrada serie (Din) sincronizados con el reloj (CLK). Tras 4 pulsos, RG1 almacena los 4 bits (Q0–Q3).
- Fase 2 — Transferencia paralela (RG1 → RG2): Al activar Load = 1, los 4 bits de salida de RG1 se cargan simultáneamente en las entradas D0–D3 de RG2. Esto ocurre en un solo pulso de reloj.
- Fase 3 — Desplazamiento (RG2 → RG3): Con Load = 0 (Shift) y EN3 activo, RG2 desplaza sus bits serialmente hacia RG3. Tras 4 pulsos, RG3 captura la información completa en paralelo.
